PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06-242467

(43) Date of publication of application: 02.09.1994

(51) Int.CI.

G02F 1/136

G02F 1/1333

G02F 1/1343

H01L 29/784

(21) Application number: 05-028154

(71)Applicant:

SANYO ELECTRIC CO LTD

(22) Date of filing:

17.02.1993

(72)Inventor:

JINNO MASASHI


YAMADA TSUTOMU

(54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION

PURPOSE: To prevent short circuiting in superposed parts of pixel electrodes and drain lines, to decrease parasitic capacitances, to improve the yield and to prevent the crosstalks by forming drain electrodes and drain lines into a two-layered insulating film structure coated with

an anodically oxidized film.

CONSTITUTION: The surfaces of the drain electrodes 19 and drain lines are coated with a self-oxidized film, for example, thermally oxidized film or anodically oxidized film 23 over the entire area. An interlayer insulating film 24 consisting for example, of SiNx is provided on the entire surface of the substrate and the pixel electrodes 22 are provided in the regions enclosed by gate lines thereon and the drain lines. The two-layered insulating films consisting of the conventional interlayer insulating film 24 and the anodically oxidized film 23 are formed. Then, the possibility to the short circuiting between the pixel electrodes 22 and the drain lines is decreased by the insulating films formed to the two layers even if pinholes are generated in the respective layers. The parasitic capacitances generated between the pixel electrodes 22 and the drain lines are decreased and the crosstalks are decreased by increasing of the thickness of the dielectric films between the pixel electrodes 22 and the drain lines.



LEGAL STATUS

[Date of request for examination]

04.08.1999 29.05.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-242467


(43)公開日 平成6年(1994)9月2日

(51)Int.Cl. ⁵ G 0 2 F 1/13 1/13 1/13	33 5 0 5 443	庁内整理番号 9018-2K 9225-2K 8707-2K	FΙ	技術表示箇所
H01L 29/78	·	9056—4M	H01L 審査請求	29/78 311 A 未請求 請求項の数5 OL (全 7 頁)
(21)出願番号	特顯平5-28154		(71)出願人	三洋電機株式会社
(22)出顧日	平成5年(1993)2	月17日	(72)発明者	大阪府守口市京阪本通2丁目5番5号 神野 優志 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内
			(72)発明者	山田 努 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内
			(74)代理人	弁理士 西野 卓嗣

(54) 【発明の名称】 液晶表示装置及びその製造方法

(57)【要約】

【目的】 本願は、画素電極の端が層間絶縁膜を介して、ドレインライン上にある構造をもつ液晶表示用薄膜トランジスタ基板において、画素電極とドレインラインとの重畳部において生じる短絡や寄生容量を減少させ、歩留の向上とクロストークの防止をはかるものである。 【構成】 ドレイン電極(19)およびドレインライン(20)の全表面に陽極酸化膜(23)が被覆された二層絶縁膜構造である。



10:絕緣性基板

11: ケート電極 15: a-Si層

14: ゲト艳縁膜

17,18: Na-Si層

16: 半導体保護膜19: ドレイン電極

21:ソース電極

22: 画素電極

23:陽極酸化膜

24: 層閒絕緣膜

【特許請求の範囲】

【請求項1】 透明な絶縁性基板上に設けられた複数の ゲートラインと、この複数のゲートラインに直交して設 けられた複数のドレインラインと、前記ゲートラインと 前記ドレインラインとの交点に設けられたソース電極、 ドレイン電極、ゲート電極及び非単結晶シリコン膜より 成る薄膜トランジスタと、前記ゲートラインと前記ドレ インラインに囲まれた領域に設けられた画素電極とを少 なくとも有する液晶表示装置において、

前記ドレイン電極および前記ドレインラインは金属材料 により成り、このドレイン電極およびドレインラインの 表面が自己酸化膜により被覆されており、更に、この自 己酸化膜を少なくとも覆う層間絶縁膜が設けられ、これ を介して前記画素電極が前記ドレインライン上にまで延 在されていることを特徴とする液晶表示装置。

【請求項2】 前記ドレイン電極および前記ドレインラ インはアルミニウムまたはタンタルで成ることを特徴と する請求項1記載の液晶表示装置。

【請求項3】 前記自己酸化膜は、陽極酸化膜より成る ことを特徴とする請求項1または請求項2記載の液晶表 20 示装置。

【請求項4】 透明な絶縁性基板上に、ゲート電極およ びこれと一体のゲートラインを形成する工程と、このゲ ート電極およびゲートラインを覆うゲート絶縁膜を形成 する工程と、このゲート絶縁膜上の前記ゲート電極に対 応する領域に、非単結晶シリコン膜を形成する工程と、 との非単結晶シリコン膜上にソース電極、ドレイン電 極、更にこのドレイン電極と一体で前記ゲートラインと 交差する方向にドレインラインを形成する工程と、この ドレイン電極およびドレインラインの表面に陽極酸化膜 を形成する工程と、この陽極酸化膜を少なくとも覆う層 間絶縁膜を形成する工程と、前記ゲート絶縁膜上の前記 ゲートラインおよび前記ドレインラインに囲まれた領域 に画素電極を形成する工程とを少なくとも有することを 特徴とする液晶表示装置の製造方法。

【請求項5】 前記陽極酸化膜は、陽極酸化溶液中で、 ゲート電極に、薄膜トランジスタをオフ状態とするパイ アスを加えドレイン電極およびドレインラインに正バイ アスを加えて形成することを特徴とする液晶表示装置の 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高開口率、高歩留まり およびクロストーク防止が達成された液晶表示装置に関 する。

[0002]

【従来の技術】近年、アクティブマトリックス型液晶表 示装置は、携帯用TV、ビデオモニター、液晶プロジェ クターおよびOA機器等のディスプレイ装置などに用い られているが、これらの商品の画質は薄膜トランジスタ 50 いた場合、製造過程において発生するヒロックや層間絶

が設けられる基板(以下、薄膜トランジスタ基板とい う)の性能に大きく関係している。

【0003】従来の薄膜トランジスタ基板の構造として 図11、図12に示すようなものがある。図11は平面 図、図12は図11のA-A′線に沿った断面図であ る。先ずガラスより成る透明な絶縁性基板(50)上 に、薄膜トランジスタのゲート電極(51)がマトリッ クス状に設けられ、このゲート電極(51)と一体でゲ ートライン(52)が設けられている。このゲートライ ン (52) と平行に補助容量電極 (53) と、これと一 体の補助容量ラインが設けられている。

【0004】とれらの上層には、例えばSiNxより成 るゲート絶縁膜(54)が積層され、前記薄膜トランジ スタに対応するこのゲート絶縁膜(54)上にはノンド ープa-Si膜(55)、**不純物ドー**プa-Si膜(5 7) (58) が設けられ、一方の不純物ドープa-Si 膜(57)上にはドレイン電極(59)、他方の不純物 ドープa-Si膜(58)上にはソース電極(61)が 設けられている。更には、ゲートライン(52)とドレ インライン(60)で囲まれた領域には、点線で示す画 素電極(62)が設けられている。この構造の薄膜トラ ンジスタ基板は、以下の理由により開口率が低下する欠 点があった。第1の理由は、画素電極(62)とドレイ ンライン(60)、画素電極(62)とゲートライン (52)の短絡防止のために、画素電極(62)がドレ インライン(60) およびゲートライン(52) の内側 側辺より更に数μm内側に設けられていることである。 第2の理由は、補助容量電極(53)がA1やCr等の 光を遮断する金属で成っていることである。

【0005】これらの問題を解決するために図9、図1 0 で示される構造の薄膜トランジスタ基板があった。図 9は平面図、図10は図9のA-A′線に沿った断面図 である。この薄膜トランジスタ基板の特徴は、前述の構 成に加え、基板全面に層間絶縁膜(63)が設けられて いることである。層間絶縁膜(63)が、画素電極(6 2′)とドレインライン(60)、および画素電極(6 2′)とゲートライン(52)との短絡を防止するため に、画素電極(62′)がドレインライン(60)およ びゲートライン(52)上にまで延在でき、開口率を向 上できる特徴を有していた。また、図9においてゲート ライン(52)と一体の点線で示される突出部を設け て、この突出部を含んだゲートライン(52)と画素電 極(62′)との重畳部で補助容量を形成し、補助容量 電極(53)を省略して開口率を向上させる構成も考え られた。なお、図9、図10の図番は図11、図12と 共通のものについては、同じ番号を用いている。

[0006]

【発明が解決しようとする課題】前述の図9および図1 Oで示される従来例において、電極材料としてA1を用

縁膜(63)のピンホールによって、特に画素電極(6 2) とドレインラインと(60)の短絡が生じ、歩留ま りが低下する問題を招いた。また、画素電極(62)と ドレインライン(60)との間で寄生容量が生じ、クロ ストークが発生するという問題もあった。

[0007]

【課題を解決するための手段】本発明は、前記問題に鑑 みて成され、ドレイン電極およびドレインラインの表面 に自己酸化膜、特に陽極酸化膜を設けて解決するもので ある。

[0008]

【作用】ドレイン電極(19)およびドレインライン (20) の表面に陽極酸化膜(23) を設けることは、 画素電極(22)とドレインライン(20)との重畳部 は、従来の層間絶縁膜(24)と、この陽極酸化膜(2 3) との二層絶縁膜となる。このことは、次のような作 用をもたらす。

【0009】第一に、絶縁膜が二層になることによっ て、各層にピンホールが生じても、画素電極(22)と 減る。第二に、画素電極(22)とドレインライン(2 0)の間の誘電膜の膜厚が増大することにより、画素電 極(22)とドレインライン(20)の間に生ずる寄生 容量が減少し、クロストークが減る。

【0010】また、ドレインライン(20)がA1の場 合、その表面に陽極酸化膜(23)を設けると、特に無 孔質なA1,O,膜は緻密な膜であるので、これがA1の 保護膜となる。そのため、上に内部応力の大きいSiN xなどを積層しても、ヒロックの発生を防止する作用が ある。

[0011]

【実施例】本発明の実施例を図1、図2に示す。図1は 平面図、図2は図1のA-A′線に沿った断面図であ る。まず、透明な絶縁性基板(10)上にゲート電極 (11)、このゲート電極(11)と一体のゲートライ ン(12)、補助容量電極(13)、およびこの補助容 置電極(13)と一体の補助容量ラインが設けられ、そ の上にゲート絶縁膜(14)が基板全面にわたって積層 されている。ことでゲート電極 (11)、ゲートライン (12)及び補助容量電極(13)は、例えば約200 O AのA l またはCrより成り、ゲート絶縁膜(14) は約4000AのSiNxより成る。

【0012】このゲート絶縁膜(14)上の前記ゲート 電極(11)に対応する位置に約1000人のノンドー プのa-Si層(以下、a-Si層と略す)(15)が 設けられ、その上にはSiNxより成る半導体保護膜 (16)が約2500点で設けられている。更に、互い に離間して、不純物がドープされた二つのa-Si層 (以下N'a-Si層と略す) (17) (18) が約5

00人の厚さで設けられ、その上には、それぞれドレイ ン電極(19)およびソース電極(21)が設けられ、 ドレイン電極(19)と一体のドレインライン(20) が、ゲートライン(12)と交差する方向に延在されて

【0013】とのドレイン電極(19)とドレインライ ン(20)の表面は全域にわたって自己酸化膜、例えば 熱酸化膜や陽極酸化膜(23)で覆われている。図1の 斜線部分は、との自己酸化領域を示している。更に、基 10 板全面に例えばSiNxより成る層間絶縁膜(24)が 設けられ、この上の前記ゲートライン(12)と前記ド レインライン(20)に囲まれた領域に、画素電極(2 2)が設けられている。この画素電極(22)は、ゲー トライン(12)上およびドレインライン(20)上に まで延在され、表示領域が広くなっている。そして、図 2のCで示されるコンタクトホールを介して、ソース電 極(21)と電気的に接続されている。

【0014】更に図では省略したが、必要によりパシベ ーション膜が設けられ、更に配向膜が設けられている。 ドレインライン(20)間の短絡にまでいたる可能性が 20 以上の構成により薄膜トランジスタ基板が達成される。 一方、この薄膜トランジスタ基板と対向する位置に対向 電極を備えた対向基板が設けられ、この基板には少なく ともトランジスタに対応する位置に遮光膜、および全面 に被覆された配向膜が設けられる。

> 【0015】そして、との一対の基板を貼り合わせ基板 間には、一定の間隔を保持するためのスペーサが設けら れ、基板周辺がシールされて中に液晶が注入されて液晶 表示装置となる。本発明の特徴は、ドレインライン(2 0) に自己酸化膜を設ける事にある。ここで自己酸化膜 30 は、例えば熱酸化膜や陽極酸化膜(23)をいう。つま り画素電極(22)とドレインライン(20)の重畳部 には、自己酸化膜と層間絶縁膜(24)が二層設けられ る。従って仮に各層にピンホールが有ったとしても一致 する事はまず無いため、ピンホールによる短絡を無くす ことができる。また寄生容量を構成する誘電体層は、厚 さが増大するため、その値が小さくなり、クロストーク を減らすことができる。

> 【0016】 ここで、クロストーク発生の原理を説明し よう。図1において、画素電極(22)とドレインライ 40 ン (20) との重畳部で左側の面積をS。, 右側をS Bata、画素面積をSg、補助容量面積をSgcとすると、 $C = \epsilon' \epsilon_s S / d$ の式より各容量が求まり、それぞれ Com、Comon、Comon、Comon、Comon、Comon、Comon、Comon Comon C OFFの時、一画素についての等価回路は図13のよう になると考えられるので、画素電圧Vpはドレイン電圧 Vdに依存し、Vpの変化量ΔVpとVdの変化量ΔV dとの間には、次式が成立する。

[0017]

【数1】

$$\Delta V_p = \frac{C_{Dn} + C_{Dn+1}}{(C_{Dn} + C_{Dn+1}) + (C_p + C_{sc})} \cdot \Delta V_d$$

[0018] との ΔV_p が大きくなるとクロストークが発生する。したがってクロストークを防止するためには、上式で($C_{n+1}+C_{n+1}$)/(C_{n+1})を小さくすればよい。すなわち、画素電極(22)とドレインライン(20)の重畳部の絶縁層を、層間絶縁膜(24)と陽極酸化膜(23)の二層絶縁膜とすることによって、結果的に誘電体層の厚みがまし、画素電極(22)とドレインライン(20)の重畳部で発生する寄生容量が減少し、($C_{n+1}+C_{n+1}$)の値が小さくなって、クロストークを減らすことができる。

【0019】また、ドレイン電極(19)およびドレインライン(20)として、Alを用いる場合、表面に陽極酸化膜(23)Al₁O,を設けると、この陽極酸化膜(23)が保護膜となってAlにヒロックが発生するのを防ぐことができ、短絡の防止にもつながる。次に、薄膜トランジスタ基板の製造方法を説明する。

【0020】先ず図3の如く、絶縁性ガラス基板(10)上に、スパッタリング法や蒸着法等によりゲート電極(11)とこれと一体のゲートライン(12)を形成する工程がある。材料としては、CrやA1等があり、ここでは約1500人のCrを採用している。またここでは補助容量電極(13)と、これと一体の補助容量ラインが設けられているため、この工程に於いて同時に形成される。

【0021】続いて、図4の如く、プラズマCVD法でゲート絶縁膜(14)、a-Si層(15)および半導体保護膜(16)を形成する工程がある。ここではTFT特性を良好とするため、Siを主体とした材料、約4000点のSiNx膜、約1000点のa-Si膜および約2500点のSiNxをプラズマCVD法で連続で成膜し、最上層のSiNxだけパターンして、半導体保護膜(16)形成する。

【0022】次に、プラズマCV D法によりN*a-Siを積層し、続いてA1/Moをスパッタリングして、このA1/Moをパターン化してソース電極(21)、ドレイン電極(19)およびこれと一体のドレインライ 40ン(20)形成する。更には、ドレイン電極(19)、ソース電極(21)をマスクとしてソースおよびドレインに対応するN*a-Si層(17)、(18)およびa-Si層(15)をパターン化して図5の構造を得る。

【0023】続いて図6の如く、ドレイン電極(19)と、これと一体のドレインライン(20)の全面に自己酸化膜を形成する工程がある。自己酸化膜は、例えば熱酸化膜や陽極酸化膜であり、画素電極(22)をドレインライン(20)上に重畳させる際の短絡を考慮して設50

けられるので、全面ではなく重畳部だけに設けてもよい。

【0024】自己酸化膜の膜質としては陽極酸化膜の方が、無孔質で緻密な膜が形成されるため、ここでは陽極酸化膜(23)を用いている。陽極酸化溶液としては、10 例えば酒石酸をエチレングリコールまたはプロピレングリコールで希釈した約PH7の混合液を使用する。そして、この溶液中で本基板のゲートに負バイアス、ドレインに正バイアスを加えてA1表面を陽極酸化しA1,O,膜を形成する。

【0025】との製造方法の特徴は、ゲートに負バイアスを加える点にある。これによって、ソース・ドレイン間の導通が遮断され、ドレインのみに正バイアスが加わり、ドレイン電極(19)およびドレインライン(20)が陽極酸化されることになる。ソース電極(21)の陽極酸化は、画素電極(22)との電気的コンタクトをとる際、製造過程で手間がかかるので不要であるが、この方法ならソース電極(21)が陽極酸化されるのを防ぐことができる。

【0026】続いて図7の如く、少なくともドレインライン(20)上に層間絶縁膜(24)を積層する工程がある。ここでこの絶縁膜は、ポリイミド等の樹脂でも良いし、SiNxやSiO,でも良い。更に図8に示すように、ITOを形成し、パターン化して画素電極(22)を形成する。ここで、図のこの部分で画素電極(22)はソース電極(21)と電気的に接続している。この接続部は層間絶縁膜(24)にコンタクトホールを形成して、ITO膜の形成時に一部を埋めこませて形成する。最後に、必要に応じてファイナルパシベーション、更に配向膜を積層して本発明の薄膜トランジスタ基板が得られる。

【0027】図1において、点線に囲まれた領域で示される、ゲートライン(12)と一体の付加容量部を形成し、補助容量電極(13)を取り除いた構造の実施例もある。この場合でも、ドレインライン(20)と画素電極(22)との重量部が二層絶縁膜になるという構造は前記実施例と同様である。また、製造方法については、前記図3で示される工程のCrのパターン化の際に、使用するマスクパターンが前記実施例のパターンと異なっているのみである。

[0028]

【発明の効果】ドレイン電極およびドレインラインを陽極酸化膜で被覆し、従来の層間絶縁膜と合せて、二層絶縁膜構造としたことは、画素電極とドレインラインの重量部での短絡を防止し、歩留まりが向上した。また、絶縁膜の膜厚が増大するので寄生容量が減少し、クロスト


*【符号の説明】 ークの防止につながった。 透明絶縁性基板 10 【図面の簡単な説明】 ゲート電極 1 1 【図1】本発明の実施例の平面図である。 ゲートライン 12 【図2】図1のA-A′線の断面図である。 補助容量電極 [図3] 本発明の実施例の製造工程の断面図である。 13 ゲート絶縁膜 【図4】本発明の実施例の製造工程の断面図である。 14 【図5】本発明の実施例の製造工程の断面図である。 15 a-Si層 半導体保護膜 【図6】本発明の実施例の製造工程の断面図である。 16 17, 18 N⁺a-Si層 【図7】本発明の実施例の製造工程の断面図である。 【図8】本発明の実施例の製造工程の断面図である。 19 ドレイン電極 10 ドレインライン 20 【図9】従来の液晶表示装置の平面図である。 2 1 ソース電極 【図10】図9のA-A′線の断面図である。 22 画素電極 【図11】従来の液晶表示装置の平面図である。 陽極酸化膜 【図12】図11のA-A′線の断面図である。 23


【図1】

【図13】本発明の液晶表示装置の一画素の等価回路図

【図2】

24





10:絶縁妊基級 14: 5六絶縁膜 16: 半導級異鏡膜 11: ゲート電船 15: a-Si房 17,18: Nta-Si層

16: 半導体保護膜19: ドレリン電磁

21: ソース電磁

22: 画素電極

23:陽極酸化膜

層間絶縁膜

24: 層別總緣膜

13: 補助客量電極

11:ケート電極

である。


12: ケートライン 19: ドレイン電極

20: ドレインフイン


21: ソース電程

22: 画裏電極

【図12】








15 : a-Si層 17 : Nta-Si層 16: 半導体保護膜 18: N⁺a-Si層

19:ドレイン電程


21: ソース重秘

[図6]




23:陽楹殿化膜

【図7】




24: 層間絕緣膜

[図8]



22: 正某電船


[図10]



50: 絶縁性若板 51: ガ小電福 54: ガー・絶縁膜 55: リンドープ a - Si 56: 半溝体保護膜 57,58: 千紅物ドープ a - Si

59:ドレリン電極 61:ソース電極 62:画業電極 63:看間地 矮 映

【図9】



51:ケート電極

52: ケートライン

53: 補助房署整備


59:ドレイン電福

60: ドレインライン

61: ソ-ス電極

62: 画畫電極

【図11】



51: ゲ小電極

52: ゲートライン

53: 補助容量電極


59: ドレイン電極

60: ドレインライン

61: ソース電極

62:画桌電磁

[図13]



Vi:ドレイン電圧

Vt: 对福電圧(一定)

Vp: 孤葉靈圧